NOWY ELEKTRONIK

5/92


nr ind. 367141

miesięcznik elektroników cena 9500 zł

SPIS TREŚCI

Wszystko o układach typu 555

Układ 555 jest liniowym, monolitycznym układem, który przeznaczony jest do wytwarzania pojedynczych impulsów lub oscylacji. W trybie pracy wytwarzającym pojedynczy impuls, parametry pracy ustawiane są przez jeden zewnętrzny rezystor i kondensator. Natomiast w trybie pracy jako oscylator, przez dwa zewnętrzne rezystory i kondensator. Układ jest wyzwalany opadającym zboczem na wejściu TRIGGER.



Rys. 1 Konfiguracja wyprowadzeń układu 555 w obudowie: a) DIP 8; b) DIP 14; c) konfiguracja wyprowadzeń podwójnego 555 - układ 556

Podstawowe cechy charakterystyczne.

1. Czas wyłączenia [T_{OFF}] mniejszy od 2µs. (jest to czas zmierzony od momentu zmiany napięcia na wejściu THRESHOLD(6) od 0÷0.8V_{CC} do zmiany na wyjściu z poziomu wysokiego na niski, przy wejściu TRIGGER połączonym z wejściem THRESHOLD)

2. Maksymalna częstotliwość większa od 500kHz

3. Zakres czasów od mikrosekund do godzin

4. Praca jako multiwibrator monostabilny albo astabilny

5. Kompatybilność z układami TTL

Układ znajduje zastosowanie jako:

* precyzyjny układ do odmierzania czasu
* generator impulsów
* generator opóżnień czasowych
* modulator szerokości impulsów
* modulator pozycji impulsów
* detektor impulsów

Konfiguracje pionów dla obudowy 14 i 8 przedstawia Rys.1. Tabela 1 pokazuje maksymalnie dopuszczalne niektóre wielkości układu. Tabela 2 zawiera parametry stało i zmiennoprądowe (str.4).

Opis działania


Timer 555 zawiera układ dwóch komparatorów napięcia, dwustabilny przerzutnik, tranzystor rozładowujący oraz dzielniki rezystancyjne ustalające poziomy napięć dla komparatorów.

Tabela 1. Maksymalne dopuszczalne parametry układu


SYMBOL	PARAMETR	WARTOŚĆ	JEDN.
V_{CC}	Napięcie zasilania SE 555 NE 555 ULY 7855	 +18 +18 +18	 V V V
P_D	Maksymalna dopuszczalna moc rozproszona	600	mV
T_A	Zakres temperatury otoczenia przy pracy układu NE 555 SE 555 ULY 7855	 0÷+70 -55÷+125 0÷+70	 °C °C °C
T_{STG}	Zakres temp. przechowywania	-65÷+150	°C
T_{SOLD}	Temp. lutowania (max. 10s)	300	°C

Skład - P.W. "ARTCOM
Wydawca - P.W. "ARTCOM"
Druk - Grudziądzkie Zakłady Graficzne im W.Kulerskiego w Grudziądzu, pl. Wolności 5


Adres Redakcji
P.W. "ARTCOM", Redakcja NOWEGO ELEKTRONIKA, skr. poczt. 100, 82-300 Elbląg 1, tel. 418-84 wew. 32
Redaguje zespół: J. Ryszard Świątkowski - red. naczelny, Janusz Romanowski, Jarosław Bereda, Wiesława Oleszczuk
Skład komputerowy - Janusz Mikowicz
Stali współpracownicy:
Bieńkowski Dariusz, Dąbrowski Witold, Krzysztofek Robert, Pędzik Zbigniew, Rode Aleksander.
Redakcja zastrzega sobie prawo skracania i korekty nadesłanych artykułów.



Rys.2.



Rys.4.1.



Rys.5.1.

Opis rysunków:

Rys. 2 Schemat blokowy układu 555

Rys. 4.1 Multiwibrator monostabilny

Rys. 5.1 Multiwibrator astabilny

Schemat blokowy układu przedstawia Rys.2. Jeden komparator spełnia rolę komparatora wyzwalającego - wejście TRIGGER(2), drugi komparator pracuje jako komparator progowy, wyłączający - wejście THRESHOLD(6). Z równości rezystorów wynikają poziomy napięć odniesienia na komparatorach. Na progowym 2/3 U_{CC}, na wyzwalającym 1/3 U_{CC}. Wyjścia obydwu komparatorów są podłączone do dwustabilnego przerzutnika. Jeśli napięcie na wejściu TRIGGER(2) spadnie poniżej 1/3 U_{CC} wówczas komparator wyzwalający zmieni swój stan i wymusi zapalenie przerzutnika flip-flop, a ten z kolei ustawi wyjście (3) w stan wysoki. Wejście THRESHOLD komparatora progowego podczas zastosowań układu 555 jest połączone przez rezystor do U_{CC} i przez kondensator do masy. Kondensator będzie się więc ładował aż do momentu gdy napięcie na wejściu THRESHOLD wzrośnie powyżej 2/3 U_{CC}. Wówczas komparator progowy zmieni swój stan co spowoduje zgaszenie przerzutnika flip-flop czyli ustawienie wyjścia(3) układu w stan niski. Dla wyjścia w stanie niskim wewnętrzny tranzystor rozładowujący ma bazę na dodatnim potencjale co pozwala na włączenie tranzystora. Kolektor łączony jest z zewnętrznym kondensatorem. Powoduje to rozładowanie kondensatora, co kończy cykl pracy układu w większości zastosowań.

Opis wyprowadzeń (Rys. 2 i 3)

Reset(4) Zwarcie wejścia RESET do masy zawiesza wszystkie funkcje układu. Wyjście(3) ustawiane jest w stan niski, bistabilny przerzutnik flip-flop jest resetowany, a kondensator jest rozładowywany przez tranzystor rozładowujący. W trybie pracy jako oscylator, wejście to może być używane do bramkowania pracy oscylatora. Natomiast w trybie pracy multiwibratora monostabilnego "Reset" przerywa dodatni impuls wyjściowy wprowadzając niski stan na wyjściu.


Rozważmy taką sytuację:

Układ 555 pracuje jako generator dodatniego impulsu o określonej długości, w odpowiedzi na ujemny impuls na wejściu TRIGGER (2) (multiwibrator monostabilny). Pojawienie się ujemnego impulsu na wejściu TRIGGER zapala przerzutnik flip-flop co powoduje ustawienie wysokiego stanu na wyjściu(3). Kolejne ujemne impulsy na wejściu TRIGGER nie będą oddziaływać na wyjście(3) do czasu skończenia cyklu - czyli do momentu gdy kondensator naładuje się do 2/3 U_{CC} i komparator progowy wyłączy przerzutnik flip-flop i ustawi wyjście(3) w stan nis-

Tabela 2. Charakterystyczne parametry stało i zmiennoprądowe, temperatura otoczenia T_A = 25°C, V_{cc} = +5V – +15V

Symbol	Parametr	Warunki testu	SE 555			NE 555			ULY 7855		
			MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX
V_{CC}	Napięcie zasilające		4.5	-	18	4.5	-	16	4.5	-	16
I_{CC}	Prąd zasilania (dla stanu niskiego na wyjściu)	V_{CC}=5V, R_L=∞ V_{CC}=15V, R_L=∞		3 10	5 12		3 10	6 15		3 10	6 15
V_C	Napięcie Control Voltage	V_{CC}=15V V_{CC}=5V	9.6 2.9	10.0 3.33	10.4 3.8	9.0 2.6	10.0 3.33	11 4.0	9 2.6	10 3.3	11 4
V_{TH}	Napięcie THRESHOLD	V_{CC}=15V V_{CC}=5V	9.4 2.7	10.0 3.33	10.6 4.0	8.8 2.4	10.0 3.33	11.2 4.2		2/3 V_{CC}	
I_{TH}	Prąd wejścia TH			0.1	0.25		0.1	0.25	1)	1)	1)
V_{TRIG}	Napięcie TRIGGER	V_{CC}=15V V_{CC}=5V	4.8 1.45	5.0 1.65	5.2 1.9	4.5 1.1	5.0 1.67	5.6 2.2		1/3 V_{CC}	
I_{TRIG}	Prąd wejściowy TRIG	V_{TRIG}=0V		0.5	0.9		0.5	2.0	1)	1)	1)
V_{RESET}	Napięcie RESET	V_{TRIG}-stan wysoki V_{CC}=15V	0.3 -	 -	1.0 -	0.3 -	 -	1.0 -	- 0.4	- 0.7	- 1
I_{RESET}	Prąd wejścia RESET Prąd wejścia RESET	 V_{RESET}=0V		0.1 0.4	0.4 1.0		0.1 0.4	0.4 1.5	1) 1)	1) 1)	1) 1)
V_{OL}	Napięcie wyjścia w stanie niskim	V_{CC}=15V prąd wpływający									
		10mA		0.1	0.15		0.1	0.25		0.1	0.25
		50mA		0.4	0.5		0.4	0.75			
		100mA		2.0	2.2		2.0	2.5		2	2.5
		200mA		2.5			2.5				
		V_{CC}=5V									
		8mA		0.1	0.25		0.3	0.4	1)	1)	1)
		5mA		0.05	0.2		0.25	0.35	1)	1)	1)
V_{OH}	Napięcie wyjścia w stanie wysokim	V_{CC}=15V prąd wpływający									
		200mA		12.5			12.5			12.5	
		100mA	13.0	13.3		12.75	13.3				
		V_{CC}=5V									
		100mA	3.0	3.3		2.75	3.3		2.75	3.3	
T_{OFF}	Czas wyłączenia	V_{RESET}=V_{CC}		0.5	2.0		0.5	2.0	1)	1)	1)
t_R	Czas narastania wyjścia			100	200		100	300		100	
t_F	Czas opadania wyjścia			100	200		100	300		100	

Uwagi:
1) brak danych dla ULY7855



Rys. 3 Schemat układu 555 lub 1/2 556 - podwójnego timera

ki. W przypadku gdy kondensator ładuje się przez duży rezystor - duża stała czasowa, czas do wyłączenia wyjścia może dochodzić do kilkudziesięciu minut. W przypadku nagłej potrzeby skrócenia dodatniego wyjściowego impulsu jedynie wejście Reset sprowadza stan wyjścia do stanu niskiego.

Wejście Reset może być również użyte, gdy połączymy je z wejściem Trigger do ustalenia jako aktywnego dodatniego zbocza wyzwalającego w przeciwieństwie do normalnie aktywnego ujemnego zbocza na wejściu Trigger. Wówczas ujemne zbocze powoduje RESET układu, natomiast narastające zbocze powodując wyłączenie funkcji Reset po przekroczeniu poziomu ok.1[V] włącza funkcje TRIGGER, która może być załączona dla napięć mniejszych od 1/3 U_{CC}. Jest to więc jednoznaczne z przedefiniowaniem aktywności zbocza wyzwalającego na wejściu TRIGGER.

TRIGGER(2) Spadek napięcia na wejściu Trigger poniżej 1/3 U_{CC} powoduje zadziałanie komparatora wyzwalającego, który ustawia pośrednio przez przerzutnik flip-flop wyjście(3) w stan wysoki. Stan wysoki wyjścia utrzymuje się przez czas określony elementami zewnętrznymi R i C, tzn. do momentu gdy poziom napięcia na wejściu THRESHOLD przekroczy 2/3 U_{CC}. Należy zwrócić uwagę aby, poziom napięcia na wejściu TRIGGER powrócił do poziomu większego od 1/3 V_{CC} przed zakończeniem cyklu. W przypadku gdyby poziom napięcia na wejściu TRIGGER byłby mniejszy od 1/3 U_{CC} po skończonym cyklu, nastąpiłoby ponowne wyzwolenie układu. W efekcie układ pozostawałby w stanie wysokim na wejściu bez względu na stan komparatora progowego - wejście THRESHOLD. Aby temu zapobiec stosuje się sprzęgnięcie wejścia TRIGGER przez pojemność rzędu kilku nanofaradów (ok.1nF). Zapewni to dostatecznie krótki ujemny impuls - nawet dla dużych częstotliwości - na wejściu TRIGGER.

THRESHOLD(6) Jest to wejście komparatora progowego. Jeżeli poziom napięcia przekroczy 2/3 U_{CC} wówczas komparator gasi przerzutnik flip-flop, który powoduje ustawienie wyjścia w stan niski. Z reguły, w większości zastosowań poziom napięcia na tym wejściu jest monitorowany przez kondensator, ktory jest rozładowywany przez tranzystor rozładowujący podczas niskiego stanu na wyjściu.

DISCHARGE(7) Jest to wyprowadzenie kolektora wewnętrznego tranzystora rozładowującego. W większości zastosowań podłącza się do kondensatora zewnętrznego, który jest rozładowywany w fazie, gdy na wyjściu jest stan niski.

CONTROL VOLTAGE(5) Jest to drugie wejście komparatora progowego. W większości zastosowań pin ten jest poprzez mały kondensator filtrujący ok.10nF podłączony do masy. W niektórych zastosowaniach można zmieniać poziom progu zadziałania komparatora poniżej lub powyżej 2/3 U_{CC}, wskutek czego ulegają zmianie czasy trwania generowanych impulsów. W trybie pracy multiwibratora monostabilnego napięcie na tym pinie może być zmieniane w granicach od 45% do 90% U_{CC}. Poziomy napięć spoza tego przedziału nie gwarantują poprawności działania, choć w niektórych rozwiązaniach układowych mogą być dopuszczalne.

W trybie pracy multiwibratora astabilnego przedział napięć dozwolonych na pinie Control Voltage(5) mieści się w granicach 1.7[V]÷U_{CC}. Należy jednak tu brać pod uwagę fakt, że poziom napięcia na wejściu TRIGGER jest również ważny w trybie generatora astabilnego. Jeżeli podnosi się poziom progu zadziałania THRESHOLD przez podniesienie napięcia na pinie Control Voltage, wówczas równocześnie podnosi się poziom napięcia odniesienia na komparatorze TRIGGER o połowę wartości (patrz Rys.3, R7, R8, R9).

Zmiany napięcia na pinie Control Voltage podczas pracy generatora astabilnego będą zmieniać częstotliwość oscylacji f_0. Zmiany $f_0 \pm 25\%$ będą linearyzowane wokół f_0. Dla powiększenia zakresu linearyzacji wokół f_0, wskazane jest zastąpić rezystor R_B z Rys.5 źródłem stałoprądowym. Dzięki takiemu rozwiązaniu exponencjalna charakterystyka ładowania kondensatora C w klasycznej konfiguracji z rezystorem R_B, zamieni się w liniową charakterystykę ładowania kondensatora ze źródła stałoprądowego.

Podstawowe tryby pracy układu 555.


Układ umożliwia pracę w trzech podstawowych trybach pracy:

1. Multiwibrator monostabilny - Rys.4
2. Multiwibrator astabilny - Rys.5
3. Układ opóźniający - Rys.7

Przez wykorzystanie tych trzech podstawowych trybów pracy w odpowiednich wariantach możliwe jest zastosowanie układu w setkach zastosowań. Zastosowanie układu będzie ograniczone jedynie wyobraźnią konstruktora.

Multiwibrator monostabilny.

Jednym z prostszych i najszerzej stosowanym trybem pracy układu 555 jest praca jako multiwibrator monostabilny. W tej konfiguracji układ 555 wymaga jedynie dwóch elementów zewnętrznych, Rys.4. Sekwencja zdarzeń w tym układzie rozpoczyna się kiedy komparator wykryje spadek napięcia na wejściu TRIGGER poniżej 1/3 U_{CC}. Przy poprawnym zastosowaniu wejście TRIGGER jest sprzęgnięte zmiennoprądowo kondensatorem ok. 1nF. Ujemne zbocze powoduje ustawienie wyjścia w stan wysoki oraz wyłączenie tranzystora rozładowującego.(Należy zauważyć, że podczas gdy na wyjściu był stan niski, wówczas tranzystor rozładowujący był włączony i zwierał kondensator C do masy). Od tego momentu rozpoczyna się ładowanie kondensato-



Rys. 6 Sposób na osiągnięcie współcz. wypełnienia mniejszego od 50%

ra C przez rezystor zewnętrzny R_A. Poziom napięcia na kondensatorze narasta exponencjalnie ze stałą czasową

$$\tau = R_A C.$$

Ignorując upływność kondensatora poziom napięcia osiągnie 2/3 U_{CC} po czasie


$$T[s]=1.1R_A[\Omega]xC[F]$$

Minimalne przekroczenie poziomu 2/3 U_{CC} włącza komparator progowy, który ustawia niski poziom wyjścia i włącza tranzystor rozładowujący. Układ w tym momencie zakończył cykl pracy i oczekuje na ujemny impuls na wejściu TRIGGER.

Podsumowując, w trybie pracy multiwibratora monostabilnego układ odpowiada na ujemny impuls na wejściu TRIGGER dodatnim impulsem na wyjściu o czasie trwania określonym przez elementy zewnętrzne R_A i C jako $T=1.1R_AC$.

Multiwibrator astabilny

W trybie pracy jako oscylator (multiwibrator astabilny) układ wymaga trzech dodatkowych zewnętrznych elementów. Są to dwa rezystory R_A i R_B oraz kondensator C Rys.5. W tym trybie pracy pin THRESHOLD jest połączony z pinem TRIGGER i przez kondensator zwarty do masy. Po włączeniu zasilania kondensator jest rozładowany i utrzymuje napięcie poniżej 1/3 U_{CC}. Nastąpi zatem wyzwolenie układu. Jednocześnie kondensator C ładuje się poprzez R_A i R_B. Jeżeli napięcie na kondensatorze przekroczy 2/3 U_{CC} komparator progowy zadziała. Wyjście zostanie ustawione w stan niski, a tranzystor rozładowujący stanie się aktywny. Kondensator zacznie się teraz rozładowywać przez R_B i tranzystor do masy. Jeżeli napięcie na kondensatorze spadnie poniżej 1/3 U_{CC}, wówczas ponownie zadziała komparator wyzwalający (TRIGGER) ustawiając wyjście w stan wysoki i blokując tranzystor rozładowujący. W ten sposób układ będzie oscylował z częstotliwością określoną wyrażeniem



Rys. 7 Układ opóźniający

$$f_0 = 1,49/(R_A+R_B)C$$

wielkości w [Hz], [Ω], [F]

Współczynnik wypełnienia określany jako

$$R_A+R_B/R_A+2R_B$$

Dobierając elementy możemy otrzymać różne współczynniki wypełnienia. Można jednak zauważyć, że niemożliwe staje się osiągnięcie współczynnika poniżej 50%. Nawet dla $R_A = 0$ czas ładowania nie może być mniejszy od czasu rozładowywania kondensatora. Kondensator ładuje się przez R_A i R_B, podczas gdy rozładowanie następuje tylko przez R_B (i tranzystor). W celu uzyskania mniejszego współczynnika wypełnienia konieczne staje się zastosowanie diody jak na Rys.6. Druga dioda jest opcjonalna i dla dużych R_B nieistotna.

Teraz ładowanie następuje przez rezystor R_A i diodę, natomiast rozładowanie przez rezystor R_B. W ten sposób dobierając wartości R_A i R_B można uzyskać współczynnik wypełnienia (stosunek czasu ładowania do czasu cyklu) nawet mniejszy od 5%, aż do większego od 95%. Minimalna wartość R_B = 3[kΩ], aby układ rozpoczął oscylację.

Układ opóźniający

Układ opóźniający niewiele różni się od układu multiwibratora monostabilnego. W trybie pracy multiwibratora monostabilnego jeżeli nastąpiło wyzwolenie ujemnym impulsem na wejściu TRIGGER(2) wówczas równocześnie wyjście zmieniało swój stan na wysoki i po czasie określonym T=1.1RC wracało do stanu niskiego. W trybie pracy układu opóźniającego żądamy, aby wyjście nie zmieniało stanu równocześnie z wyzwoleniem, lecz po pewnym czasie ustalonym przez użytkownika. Za stan ustalony rozumiany jest tu stan wysoki wyjścia - Rys.7. Wejściowy tranzystor zewnętrzny powoduje odwrócenie fazy wyjścia. W stanie ustalonym tranzystor wejściowy jest aktywny i zwiera zewnętrzny kondensator C. Powoduje to ustalenie niskiego poziomu na wejściach TRIGGER(2) i THRESHOLD(6), które są razem zwarte. Niski stan wejścia TRIGGER ustawia wyjście w stanie wysokim. Zakłócenie stanu ustalonego spowodujemy wyłączając tranzystor wejściowy podając niski poziom do wejścia układu na bazę tranzystora. Rozpocznie się wówczas ładowanie kondensatora przez rezystor R_A. Po naładowaniu powyżej 2/3 U_{CC} komparator progowy (wejście THRESHOLD) przełącza wyjście w stan niski. Stan taki będzie trwał, aż do momentu ponownego włączenia tranzystora wejściowego, który zwierając kondensator spowoduje przełączenie wyjścia ponownie do stanu niskiego.

Uwagi do zastosowań układu

Układ pracuje poprawnie dla napięcia zasilającego w granicach 4.5[V]÷15[V]. Większość układów będzie pracować przy napięciu U_{CC} = 16[V] jak również U_{CC}= 3[V]. Jednak gwarantowana niezawodność pracy to napięcia U_{CC} z przedziału 4.5÷15[V].

Wszystkie funkcje czasowe układu są niezależne od poziomu napięcia zasilającego, ponieważ czas ładowania kondensatora zewnętrznego oraz progi przełączania komparatorów są proporcjonalne do poziomu napięcia zasilają-

cego. Bardzo ważne jest odpowiednie filtrowanie napięcia zasilającego przez bocznikowanie kondensatorami. Nieodfiltrowane zakłócenia napięcia zasilającego mogą spowodować zakłócenia dokładności czasów generowanych powtarzalnych impulsów wyjściowych. Przesuwając poziom napięcia THRESHOLD - używając wejścia Control Voltage(5) powodujemy zmiany w aktualnym procesie ładowania kondensatora zewnętrznego, co spowoduje zmianę długości cyklu pracy. Fakt ten jest wykorzystywany w układach modulatorów, w innych przypadkach może być źródłem błędów.

Z uwagi na charakter wyjścia układu typu totem-pole, podczas przełączania stanów wyjścia, układ pobiera w impulsie znaczny prąd zasilający (porównaj charakterystyki przełączania podstawowej bramki TTL z wyjściem typu totem-pole np. w W.Sasal Układy Scalone Serii UCA 64/UCY 74 WKIŁ Warszawa 1985 str.23, 24, 25). Bocznikowanie kondensatorem linii zasilającej i z tego względu jest więc konieczne i daje doskonałe efekty. Pojemność kondensatora zależy od specyfiki otoczenia układu. Zwykle jest to wartość z przedziału 10nF÷1μF.

Dobór elementów zewnętrznych.

Przy doborze zewnętrznych elementów R i C określających czasowe zależności układu należy ocenić kilka spraw.

Stałość parametrów rezystorów i kondensatorów jest niezbędna do utrzymania wysokiej dokładności parametrów czasowych układu 555. Kondensator powinien być wysokiej jakości o małej upływności. W żadnym przypadku nie nadaje się kondensator ceramiczny do osiągania dużej powtarzalności generowanych przebiegów, ze względu na fakt, że nie są to elementy zachowujące stałość parametrów w czasie i potrafią zmieniać swoją pojemność. Poleca się stosować kondensatory innych typów np. tantalowe lub inne o małej upływności, które utrzymują swoją pojemność w długim czasie. Dobierając zewnętrzne rezystory należy brać pod uwagę minimalną wartość prądu potrzebną do wyzwolenia komparatora progowego (wejście THRESHOLD(6)). Wartość ta wynosi ok. 250[nA] i na tej podstawie można określić maksymalną wartość rezystora. Mając na uwadze, że napięcie na pinie THRESHOLD w czasie wyzwalania wynosi 2/3 U_{CC} można określić

$$R_{max} = (U_{CC} - 2/3U_{CC})/250[nA]$$

Dla napięcia U_{CC}= 15[V], R_{max} = 20[MΩ], natomiast dla napięcia U_{CC} = 5[V], R_{max} = 6.6[MΩ].

Jeżeli używamy bardzo dużych wartości rezystorów w pobliżu R_{max}, należy się upewnić czy prąd ładowania kondensatora, który ogranicza rezystor, jest znacznie większy od prądu upływności kondensatora. Niespełnienie tego warunku spowoduje, że obliczone teoretycznie czasy trwania cykli pracy układu będą znacznie odbiegać od czasów cykli generowanych w rzeczywistości.

Minimalną wartość rezystancji R_A szacuje się na około 5[kΩ]. Wartość ta wynika z maksymalnego prądu przewodzenia wewnętrznego tranzystora rozładowującego, który w cyklu rozładowywania kondensatora przewodzi prąd z kondensatora oraz ze źródła zasilania przez R_A. Prąd jaki może przewodzić wewnętrzny tranzystor rozładowujący wynosi około 35[mA] do maksymalnie 55[mA] dla układów NE/SE555. Pojemność kondensatora nie jest limitowana. Pojemności od pikofaradów do setek mikrofaradów mogą być używane. Należy tu jedynie zwrócić uwagę, że dla zbyt dużych pojemności, prąd rozładowania płynący przez wewnętrzny tranzystor rozładowujący może być za duży i powodować przegrzanie a nawet uszkodzenie struktury układu 555.

mgr inż. Aleksander Rode

c.d. w następnym numerze

Opracowano na podstawie:

1) PHILIPS Data handbook - Electronic components and materials Integrated cirevits - Book IC 11 1988 "LINEAR PRODUCTS"

2) Electronics June 21 1973

3) Electronic Design July 13 1989

Charakterystyka układu CD4046B oraz jego zastosowanie cz. 2

dokończenie z numeru 2/92

Rys.16 pokazuje jak można powiązać układ PLL z detektorem braku przeciwfazy. Powstały układ jest dokładnym wąskopasmowym "tonowym włącznikiem". Maksymalna częstotliwość VCO jest zależna od wartości R1 i C1, a minimalna od R1,R2,C1. Przy wartościach elementów podanych na schemacie zakres częstotliwości pracy wynosi od 1,8kHz do 2,2kHz. Do synchronizowania układu PLL dojdzie przy sygnałach wejściowych z tego właśnie zakresu częstotliwości. Na wyjściu układu pojawi się wtedy logiczna 1.

Kolejnym zastosowaniem układu 4046B jest praca w obwodach mnożenia częstotliwości. Jeden z praktycznych takich układów jest pokazany na rys.17. Jest to mnożnik częstotliwości ze stałym współczynnikiem mnożenia x 100. Wejściowy sygnał o częstotliwości między 1Hz a 150Hz jest przetwarzany na wyjściowy o częstotliwości między 100Hz a 15kHz. Układ CMOS 4518B pracuje jako dziesiętny licznik/dzielnik.

Układ z rys.18 pracuje jako prosty syntezator częstotliwości. Na wejściu jest zasilany sygnałem o częstotliwości 1kHz. Układ może mnożyć tę częstotliwość w zakresie x 1 do x 9. Układ 4017B jest tu użyty jako programowalny licznik/dzielnik ze współczynnikiem podziału 1:n.

Już na zakończenie na rys.1 pokazano przykład zastosowania układu HC4046 w generatorze funkcyjnym z pętlą PLL, wytwarzającym falę prostokątną, sinusoidalną lub trójkątną o częstotliwości od 20Hz do 18MHz. Kwadratura sinusoidy lub fale trójkątne pochodzą z kondensatora C1 określającego stałą czasową układu, w podobny sposób do tego opisanego w odsyłaczu 1. Napięcie na kondensatorze czasującym C1 jest liniowe, różnicowe i piłokształtne i ma stałą amplitudę napięcia w funkcji częstotliwości. Dwa tranzystory FET dają wysoką impedancję wejściową przy różnicowej ze wzmocnieniem jednostkowym i szerokością pasma ponad 10MHz, co utrzymuje liniowość przy niskich prądach i wysokich częstotliwościach aż do 18MHz. Sumując wyjścia FET na Tr3 otrzymuje się falę trójkątną. Do punktu sumującego doprowadzone jest niewielkie napięcie prostokątne przez rezystor R6 z wyjścia 4 układu 4046. W celu uzyskania fali sinusoidalnej w punkcie sumującym należy połączyć antyrównolegle dwie diody Schottky'ego. Całkowite zniekształcenia harmoniczne wynoszą około 1%. Potencjometr VR2 pozwala na uzyskanie fali symetrycznej. Można to zrobić "na ucho" redukując częstotliwość tak, że tylko harmoniczne będą słyszalne. Przy tym wartość kondensatora czasującego C1 musi być zmieniona na 10nF. Przy wartościach C1=40pF,

Parametry statyczne CD4046BC [1]

Symbol	Parametr	Warunki pomiaru	-40°C Min	-40°C Max	+25°C Min	+25°C Typ	+25°C Max	+85°C Min	+85°C Max	Jedn.
I_{DD}	Spoczynkowy prąd zasilania	Pin5=V_{DD}, Pin14=V_{DD} Pin3=V_{SS}, Pin9=V_{SS}								
		V_{DD}=5V		20		0.005	20		150	μA
		V_{DD}=10V		40		0.01	40		300	μA
		V_{DD}=15V		80		0.015	80		600	μA
		Pin5=V_{DD}, Pin14=V_{SS} Pin3=V_{SS}, Pin9=V_{SS}								
		V_{DD}=5V		70		5	55		205	μA
		V_{DD}=10V		530		20	410		710	μA
		V_{DD}=15V		1500		50	1200		1800	μA
V_{OL}	Napięcie wyjściowe w stanie niskim	V_{DD}=5V		0.05		0	0.05		0.05	V
		V_{DD}=10V		0.05		0	0.05		0.05	V
		V_{DD}=15V		0.05		0	0.05		0.05	V
V_{OH}	Napięcie wyjściowe w stanie wysokim	V_{DD}=5V	4.95		4.95	5		4.95		V
		V_{DD}=10V	9.95		9.95	10		9.95		V
		V_{DD}=15V	14.95		14.95	15		14.95		V
V_{IL}	Napięcie wejściowe w stanie niskim Comparator IN, Signal IN	V_{DD}=5V,V_O=0.5V/4.5V		1.5		2.25	1.5		1.5	V
		V_{DD}=10V,V_O=1V/9V		3.0		4.5	3.0		3.0	V
		V_{DD}=15V,V_O=1.5V/13.5V		4.0		6.25	4.0		4.0	V
V_{IH}	Napięcie wejściowe w stanie wysokim Comparator IN, Signal IN	V_{DD}=5V,V_O=0.5V/4.5V	3.5		3.5	2.75		3.5		V
		V_{DD}=10V,V_O=1V/9V	7.0		7.0	5.5		7.0		V
		V_{DD}=15V,V_O=1.5V/13.5V	11.0		11.0	8.25		11.0		V
I_{OL}	Prąd wyjściowy w stanie niskim [2]	V_{DD}=5V,V_O=0.4V	0.52		0.44	0.88		0.36		mA
		V_{DD}=10V,V_O=0.5V	1.3		1.1	2.25		0.9		mA
		V_{DD}=15V,V_O=1.5V	3.5		3.0	8.8		2.4		mA
I_{OH}	Prąd wyjściowy w stanie wysokim [2]	V_{DD}=5V,V_O=4.6V	-0.52		-0.44	-0.88		-0.36		mA
		V_{DD}=10V,V_O=9.5V	-1.3		-1.1	-2.25		-0.9		mA
		V_{DD}=15V,V_O=13.5V	-3.6		-3.0	-8.8		-2.4		mA
I_{IN}	Prąd wejściowy	Wszystkie wejścia z wyjątkiem Signal IN								
		V_{DD}=15V,V_{IN}=0V		-0.3		-10^{-5}	-0.3		-1.0	μA
		V_{DD}=15V,V_{IN}=15V		0.3		10^{-5}	0.3		1.0	μA
C_{IN}	Pojemność wejściowa	Jakiekolwiek wejście					7.5			pF
P_T	Maksymalna moc strat	f_O=10kHz,R1=1MΩ, R2=∞,VCO_{IN}=V_{DD}/2								
		V_{DD}=5V				0.07				mW
		V_{DD}=10V				0.6				mW
		V_{DD}=15V				2.4				mW

Uwagi: 1) V_{SS}=0, o ile nie podano inaczej; 2) Prądy I_{OH} i I_{OL} są mierzone oddzielnie

Parametry statyczne CD4046BM [1]

Symbol	Parametr	Warunki pomiaru	-55°C		+25°C			+125°C		Jedn.
			Min	Max	Min	Typ	Max	Min	Max	
I_{DD}	Spoczynkowy prąd zasilania	Pin5=V_{DD}, Pin14=V_{DD} Pin3=V_{SS}, Pin9=V_{SS}								
		V_{DD}=5V		5		0.005	5		150	µA
		V_{DD}=10V		10		0.01	10		300	µA
		V_{DD}=15V		20		0.015	20		600	µA
		Pin5=V_{DD}, Pin14=V_{SS} Pin3=V_{SS}, Pin9=V_{SS}								
		V_{DD}=5V		45		5	35		185	µA
		V_{DD}=10V		450		20	350		650	µA
		V_{DD}=15V		1200		50	900		1500	µA
V_{OL}	Napięcie wyjściowe w stanie niskim	V_{DD}=5V		0.05		0	0.05		0.05	V
		V_{DD}=10V		0.05		0	0.05		0.05	V
		V_{DD}=15V		0.05		0	0.05		0.05	V
V_{OH}	Napięcie wyjściowe w stanie wysokim	V_{DD}=5V	4.95		4.95	5		4.95		V
		V_{DD}=10v	9.95		9.95	10		9.95		V
		V_{DD}=15V	14.95		14.95	15		14.95		V
V_{IL}	Napięcie wejściowe w stanie niskim Comparator IN, Signal IN	V_{DD}=5V,V_O=0.5V/4.5V		1.5		2.25	1.5		1.5	V
		V_{DD}=10V,V_O=1V/9V		3.0		4.5	3.0		3.0	V
		V_{DD}=15V,V_O=1.5V/13.5V		4.0		6.25	4.0		4.0	V
V_{IH}	Napięcie wejściowe w stanie wysokim Comparator IN, Signal IN	V_{DD}=5V,V_O=0.5V/4.5V	3.5		3.5	2.75		3.5		V
		V_{DD}=10V,V_O=1V/9V	7.0		7.0	5.5		7.0		V
		V_{DD}=15V,V_O=1.5V/13.5V	11.0		11.0	8.25		11.0		V
I_{OL}	Prąd wyjściowy w stanie niskim [2]	V_{DD}=5V,V_O=0.4V	0.64		0.51	0.88		0.36		mA
		V_{DD}=10V,V_O=0.5V	1.6		1.3	2.25		0.9		mA
		V_{DD}=15V,V_O=1.5V	4.2		3.4	8.8		2.4		mA
I_{OH}	Prąd wyjściowy w stanie wysokim [2]	V_{DD}=5V,V_O=4.6V	-0.64		-0.51	-0.88		-0.36		mA
		V_{DD}=10V,V_O=9.5V	-1.6		-1.3	-2.25		-0.9		mA
		V_{DD}=15V,V_O=13.5V	-4.2		-3.4	-8.8		-2.4		mA
I_{IN}	Prąd wejściowy	Wszystkie wejścia z wyjątkiem Signal IN								
		V_{DD}=14V,V_{IN}=0V		-0.1		-10^{-5}	-0.1		-1.0	µA
		V_{DD}=15V,V_{IN}=15V		0.1		10^{-5}	0.1		1.0	µA
C_{IN}	Pojemność wejściowa	Jakiekolwiek wejście							7.5	pF
P_T	Maksymalna moc strat	f_O=10kHz,R1=1MΩ, R2=∞,VCO_{IN}=V_{DD}/2								
		V_{DD}=5V				0.07				mW
		V_{DD}=10V				0.6				mW
		V_{DD}=15V				2.4				mW

Uwagi: 1) V_{SS}=0, o ile nie podano inaczej; 2) Prądy I_{OH} i I_{OL} są mierzone oddzielnie

Parametry dynamiczne CD4046BM/CD4046BC; T_A=25°C, C_L=50pF

Symbol	Parametr	Warunki pomiaru	Min	Typ	Max	Jedn.
Sekcja VCO						
I_{DD}	Prąd pracy	f_O=10kHz, R1=1MΩ				
		R2=∞, VCO_{IN}=V_{DD}/2				
		V_{DD}=5V		20		µA
		V_{DD}=10V		90		µA
		V_{DD}=15V		200		µA
f_{MAX}	Max częstotliwość pracy	C1=50pF, R1=10kΩ,				
		R2=∞, VCO_{IN}=V_{DD}				
		V_{DD}=5V	0.4	0.8		MHz
		V_{DD}=10V	0.6	1.2		MHz
		V_{DD}=15V	1.0	1.6		MHz
	Liniowość	VCO_{IN}=2.5V±0.3V				
		R1≥10kΩ, V_{DD}=5V		1		%
		VCO_{IN}=5V±2.5V,				
		R1≥400kΩ, V_{DD}=10V		1		%
		VCO_{IN}=7.5V±5V,				
		R1≥1MΩ, V_{DD}=15V		1		%
	Stabilność częstotliwości w funkcji temparatury	%/°Cα1/f.V_{DD}[1]				
		R2=∞				
	Bez zmiany częst. f_{MIN}=0	V_{DD}=5V		0.12-0.24		%/°C
		V_{DD}=10V		0.04-0.08		%/°C
		V_{DD}=15V		0.015-0.03		%/°C
	Zmiana częst. $f_{MIN}\neq$0	V_{DD}=5V		0.06-0.12		%/°C
		V_{DD}=10V		0.05-0.1		%/°C
		V_{DD}=15V		0.03-0.06		%/°C
VCO_{IN}	Rezystancja wejściowa	V_{DD}=5V		10^6		MΩ
		V_{DD}=10V		10^6		MΩ
		V_{DD}=15V		10^6		MΩ
VCO	Obciążanie wyjścia w cyklu	V_{DD}=5V		50		%
		V_{DD}=10V		50		%
		V_{DD}=15V		50		%
t_{THL}	Max czas zmiany poziomów wyjścio	V_{DD}=5V		90	200	ns
t_{TLH}	VCO	V_{DD}=10V		50	100	ns
		V_{DD}=15V		45	80	ns
Sekcja komparatorów fazowych						
R_{IN}	Rezystancja wejściowa Signal IN	V_{DD}=5V	1	3		MΩ
		V_{DD}=10V	0.2	0.7		MΩ
		V_{DD}=15V	0.1	0.3		MΩ
	ComparatorIN	V_{DD}=5V		10^6		MΩ
		V_{DD}=10V		10^6		MΩ
		V_{DD}=15V		10^6		MΩ
	Czułość napięciowa Signal IN (peak-to-peak)	C_{SERIES}=1000pF				
		f=50kHz				
		V_{DD}=5V		200	400	mV
		V_{DD}=10V		400	600	mV
		V_{DD}=15V		700	1400	mV
Wyjścia demodulatora						
VCO_{IN}-V_{DEM}	Przesunięcie napięcia	RS≥10kΩ, V_{DD}=5V		1.50	2.2	V
		RS≥10kΩ, V_{DD}=10V		1.50	2.2	V
		RS≥50kΩ, V_{DD}=15V		1.50	2.2	V
	Liniowość	RS≥50kΩ				
		VCO_{IN}=2.5V±0.3V, V_{DD}=5V		0.1		%
		VCO_{IN}=5V±2.5V, V_{DD}=10V		0.6		%
		VCO_{IN}=7.5V±5V, V_{DD}=15V		0.8		%
Dioda Zenera						
V_Z	Napięcie diody Zenera	I_Z=50µA				
	CD4046BM		6.7	7.0	7.3	V
	CD4046BC		6.3	7.0	7.7	V
R_Z	Rezystancja dynamiczna diody Zenera	I_Z=1mA		100		Ω

[1] α - proporcjonalność

Informacje projektowe.

Przy projektowaniu urządzeń z wykorzystaniem układu CD4046B należy pamiętać, że wartości elementów zewnętrznych muszą być wzięte z następujących przedziałów: R1, R2 ≥ 10kΩ, Rs ≥ 10kΩ, C1 ≥ 50pF.

Podstawowe własności	I Komparator fazowy		II Komparator fazowy	
	VCO bez ograniczenia pasma R2=∞	VCO z ograniczeniem pasma	VCO bez ograniczenia pasma R2=∞	VCO z ograniczeniem pasma
Częstotliwość VCO	f_{MAX}, f_O, f_{MIN}, $2f_L$, $V_{DD}/2$, V_{DD} Napięcie wejściowe VCO	f_{MAX}, f_O, f_{MIN}, $2f_L$, $V_{DD}/2$, V_{DD} Napięcie wejściowe VCO	f_{MAX}, f_O, f_{MIN}, $2f_L$, $V_{DD}/2$, V_{DD} Napięcie wejściowe VCO	f_{MAX}, f_O, f_{MIN}, $2f_L$, $V_{DD}/2$, V_{DD} Napięcie wejściowe VCO
Brak sygnału na wejściu Signal IN	$f=f_O$		$f=f_{MIN}$	
Zakres trzymania $2f_L$	$2f_L=f_{MAX}-f_{MIN}$			
Zakres chwytania $2f_C$	R3, IN, OUT, C2		$f_C=f_L$	
Dobór elementów pętli filtru dolnoprzepustowego	R3, IN, OUT, R4, C2			
Kąt przesunięcia fazowego między wejściami Sig. i Comp.	90° dla f_O ok. 0° dla f_{MIN} ok. 180° dla f_{MAX}		zawsze 0°	
Synchronizacja harmonicznych częst. środkowej	jest		brak	
Odporność na zakłócenia	duża		mała	

R1=3kΩ układ HC4046 pracuje typowo aż do 18MHz, przy wydajności prądowej wyjścia 10mA. Wartości 10nF i 1MΩ dają częstotliwość 20Hz.

Witold Dąbrowski

Literatura:


1. XR-S200 data sheet, Exar Data Book.

2. Electronics World + Wireless World, September 1991.


3. National Semiconductor, CMOS Logic Databook, 1988.

4. J.Borczyński, P.Dumin, A.Mliczewski - Podzespoły elektroniczne, Półprzewodniki. Poradnik WKŁ W-wa 1990.


5. ELRAD Z/1989.




Rys. 14




Rys. 15



Rys. 16



Rys. 17



Rys. 18

Pętla fazowa ze zmiennym przesunięciem fazy


Poprzez umyślną zmianę napięcia stałego w obwodzie sygnału błędu pętli fazowej można zmienić przesunięcie fazy między sygnałem wejściowym, a sygnałem sprzężenia zwrotnego, który steruje detektor fazy. Układ z rys.1 przesuwa fazę w zakresie ±160° przy częstotliwości sygnału odniesienia 1-10 kHz. Ponieważ w pętli zastosowany jest integrator, to raz ustawione przesunięcie pozostaje stałe w całym zakresie częstotliwości.

Wyzwalany zboczem dodatnim detektor częstotliwościowo-fazowy wewnątrz CD4046B porównuje częstotliwość i fazę wejściowego sygnału odniesienia z sygnałem zwrotnym z licznika 74HC193. Wypełnienie przebiegu wejściowego może być dowolne, gdyż detektor jest wyzwalany zboczem. Jeżeli dodatnie zbocze sygnału wejściowego wyprzedza dodatnie zbocze sygnału zwrotnego, to wyjście wzmacniacza IC1 pozostaje w przedziale czasu między tymi zboczami, na poziomie niższego napięcia zasilającego. Jeśli dodatnie zbocze sygnału pierwotnego jest opóźnione względem dodatniego zbocza sygnału zwrotnego, to wyjście IC1 pozostaje w przedziale czasu między tymi zboczami, na poziomie wyższego napięcia zasilającego. Następnie, w obu przypadkach, wraca do 2,5V, aż do kolejnego dodatniego zbocza sygnału wejściowego w przypadku pierwszym lub dodatniego zbocza sygnału zwrotnego w przypadku drugim. Zastosowanie poczwórnego układu LMC660C CMOS pozwala uzyskać dynamiczną pętlę ze zmianą napięcia błędu prawie w całym zakresie 0÷5V. Potencjometr nastawczy 20kΩ powoduje zmianę przesunięcia fazy, ponieważ średnie napięcie impulsów na wyjściu IC1 musi się zmieniać tak, aby utrzymać wymuszoną sprzężeniem zwrotnym stałą wartość 2,5V na wejściu odwracającym IC2. Jednostkowe wzmocnienie stałoprądowe prowadzi do stabilizacji pętli. Na wejście detektora fazy jest podawany sygnał z VCO podzielony przez 16.

mgr inż. Robert Krzysztofek

Opracowano na podstawie:

EDN No.22, October 24, 1991.



Rys. 1 Sterowany przesuwnik fazowy ±160°

Generator FSK


Można zbudować bardzo niskim kosztem prosty generator FSK (ang.frequency shift keying) na dwóch układach scalonych tzn. LM1458-podwójny wzmacniacz operacyjny oraz SCL4016-poczwórny analogowy komutator. Jest to wygodna metoda, jeżeli bardzo drogie specjalizowane układy generatorów FSK są nam niedostępne.

Na układzie LM1458 zbudowano dwa generatory w oparciu o mostek Wiena, które generują dwie dyskretne częstotliwości f1 i f2, odpowiadające binarnym cyfrom 0 i 1-rys.1. Dwa analogowe przełączniki wewnątrz komutatora SCL4016 przepuszczają na wyjście tylko ten sygnał (f1 bądź f2), który odpowiada aktualnie wartości bitu w wejściowym strumieniu danych (tzn. 0 albo 1). Jeden z przełączników w SCL4016 pracuje jako inwerter, aby umożliwić wyjście tylko jednej z dwóch częstotliwości, tej która jest związana z wartością bitu wejściowego. Ponieważ częstotliwość przełączania jest ograniczona przez komutator SCL4016 do około 40MHz, to obwód generatora FSK może być spokojnie przystosowany do dużych częstotliwości (ale mniejszych od 40MHz).

Dwie częstotliwości f1 i f2 zasadniczo zależą od wartości odpowiednio RC i R'C'. Wartość R_F oraz R_F'powinna być nieznacznie większa od wartości, przy których generator z mostkiem Wiena zaczyna oscylować.

mgr inż. Aleksander Rode

Opracowano na podstawie: Electronic Design 16/89.




	f1	f2
300 bodów waskie pasm	1070Hz	1270Hz
300 bodów szer.pasmo	2025Hz	2225Hz
1200 bodów	1200Hz	2200Hz

Rys. 1 Generator FSK

Programowany filtr aktywny


Przełącznik CMOS, łącząc rezystor R z kondensatorem C na krótkie przedziały czasu, zwiększa efektywnie wartość rezystora. Stosując układ CD4066B można uzyskać zwiększenie rezystancji o czynnik 10000. Obwód z przełączaną rezystancją pracuje zarówno w układzie RC jak i CR.

Typowym zastosowaniem może być np. wzmacniacz audio o pojemnościowym sprzężeniu międzystopniowym i częstotliwości granicznej np. 160Hz. Można obniżyć tą częstotliwość do 20Hz przez zwielokrotnienie 8 razy wejściowego rezystora stopnia sterowanego. Tym sposobem można użyć w takim wzmacniaczu kondensator mniejszy, bardziej stabilny i o mniejszej upływności. Nie należy mylić obwodu z przełączaną rezystancją z obwodem o przełączanej pojemności. Ten ostatni zwiększa stałą czasową RC umieszczając kondensator w pętli sprzężenia zwrotnego, co powoduje wzrost prądu ładującego w wyniku wzmacniającego działania obwodu. Dużą wadą takiego rozwiązania jest to, że pojemność wielokrotnie wzrasta, a napięcie pracy obwodu redukuje się do miliwoltów. Nie można również stosować wtedy układu CR.




Rys. 2 Wypełnienie


Rys.1 przedstawia dwa podstawowe obwody z przełączaną rezystancją: CR (a) i RC (b). Szybkie zamykanie i otwieranie przełącznika obniża średni prąd płynący przez rezystor, co efektywnie zwiększa rezystancję obwodu. Rys.2 pokazuje poglądową krzywą zależności współczynnika zwielokrotnienia rezystora od wypełnienia sygnału przełączającego. Częstotliwość przełączania powinna być przynajmniej dwa razy wyższa od częstotliwości sygnału z jakim obwód będzie pracował. Na rys.3 mamy przedstawiony stopień z przełączaną rezystancją w układzie CR. Impulsy przełączające generuje timer 555. Zmieniając R1 między 10kΩ a 22MΩ zmieniamy okres im-



Rys. 1 Podstawowe układy z połączoną rezystancją



Rys. 3a Programowany filtr w układzie CR



Rys. 3b Układ RC

pulsów przełączających od 350 µs do 4ms. Podobnie, zmieniając R2 od 100Ω do 100kΩ, zmieniamy okres impulsów od 4 µs do 4ms. Układ CMOS zasilany jest napięciem ±5V poprzez dzielnik z zasilacza ±15V. Diody zabezpieczają wejścia sterujące przełącznika przed przekroczeniem napięcia. IC1 jest wzmacniaczem operacyjnym BiCMOS połączonym w układzie wtórnika napięciowego, którego impedancja wejściowa przekracza 500MΩ. Tak wysoka impedancja wejściowa nie będzie wpływać na zwielokrotnianą rezystancję. Wzmacniacz operacyjny pracuje z sygnałami ±5V, a jego górna częstotliwość graniczna przekracza 5MHz. Wewnątrz rys.3 przedstawiono możliwość zastosowania układu RC. W obu rozwiązaniach, jeśli R jest z zakresu MΩ, a szerokość impulsów przełączających jest mała, będzie występować nieznaczne niezrównoważenie wzmacniacza. Zero na wyjściu uzyskujemy wówczas przy pomocy potencjometru R3.

mgr inż. Robert Krzysztofek

Opracowano na podstawie:
EDN No.17.

Syntezator dźwięków - dokończenie

Programowa realizacja syntezatora dźwięków.

Mapa pamięci

0000 (Hex) ÷ 07FF (Hex) - pamięć stała EPROM

Adresy urządzeń zewnętrznych

C/D B/A

A7	A6	A5	A4	A3	A2	A1	A0	
0	0	0	0	0	0	0	0	- adres rejestru danych PA Z80 PIO
0	0	0	0	0	0	0	1	- adres rejestru danych PB
0	0	0	0	0	0	1	0	- adres rejestru sterującego PA
0	0	0	0	0	0	1	1	- adres rejestru sterującego PB

Układ Z80 PIO został zaprogramowany w konfiguracji

PA - tryb 0 wyjście

PB - tryb 3 (bitowy)

Wszystkie bity wejściowe portu B zgłaszają przerwanie INT jeśli tylko ich stan zmieni się ze stanu wysokiego na niski. Program obsługi przerwania INT umieszczany jest w pamięci pod adresem 0100. Port B układu Z80 PIO zgłasza przerwania w trybie 2

(Hex)

```
0000 Start: DI           - zablokowanie przerwań INT
        LD HL, 0200  - do HL tablice skwantowanej sinusoidy
        LD A, 01     - do akumulatora bajt 01
        LD I, A      - do rejestru wektora przerwań INT wpisany starszy bajt programu obsługi przerwania INT
        LD A, 00     - do akumulatora bajt 00
        OUT 03, A    - do rejestru sterującego PB wpisany wektor przerwań, będący młodszym bajtem adresu programu obsługi przerwania INT
        LD A, 0F     - do akumulatora bajt
        OUT 02, A    - do rejestru sterującego PA słowo ustalające port A jako wyjście
        LD A, CF     - do akumulatora bajt CF
        OUT 03, A    - do rejestru sterującego PB słowo sterujące ustalające tryb 3 portu PB
        LD A, 00     - do akumulatora bajt 00
        OUT 03, A    - wybór linii portu B jako wejścia
        LD A,17
        OUT 03, A    - do rejestru sterującego PB słowo sterujące dla systemu generacji przerwań (realizowana funkcja OR generacji przerwania
                       przy stanie niskim linii wejściowych)
        LD A, 00
        OUT 03, A    - wszystkie linie wejściowe mogą generować przerwania INT
        LD A, 87
        OUT 03, A    - odblokowanie przerwań pochodzących od Z80 PIO
        IM2          - wybór trybu 2 przerwań INT
```

EI - odblokowanie przerwań systemu.

W pamięci EPROM począwszy od adresu 0100 umieszczony jest program obsługi przerwania INT. Po inicjalizacji systemu przedstawionego wyżej system wykonuje rozkaz NOP - (nic nie rób) tak długo, aż nie nastąpi wciśnięcie jakiegokolwiek przełącznika 8 x switch.

```
PĘTLA OCZEKIWANIA:  NOP
                    JMP PĘTLA OCZEKIWANIA.
```

Jeżeli nastąpiło przełączenie przełącznika procesor przechodzi do programu obsługi przerwania INT:

```
(Hex)
0100   IN A, (01)         - do akumulatora prześlij stan linii wejściowej portu PB
       BIT 0, A           - sprawdzenie czy wciśnięto przełącznik C
       JZ Generuj ton C   - jeśli tak, to skocz do programu generującego ton C
       BIT 1, A           - jeśli nie przełącznik C to czy przełącznik D
       JZ Generuj ton D   - jeśli tak, to skocz do programu generującego ton D
       BIT 2, A
       JZ Generuj ton E
       BIT 3, A
       JZ Generuj ton F
       BIT 4, A
       JZ Generuj ton G
       BIT 5, A
       JZ Generuj ton A
       BIT 6, A
       JZ Generuj ton H
       JMP Generuj ton C'
```

Po stwierdzeniu, który z przełączników wygenerował przerwanie procesor przechodzi do programu generacji danego dźwięku. Program generacji dźwięków składa się z dwóch członów: Pierwszy człon zawiera podaną w Tabeli 2 odpowiednią liczbę taktów "pustych", które razem z drugim członem programu umożliwiają wysłanie do przetwornika C/A DAC 0808 kolejnych bajtów skwantowanej sinusoidy z taką częstotliwością, aby po przetworzeniu na sygnał analogowy uzyskać właściwy ton (częstotliwości tonów podane są w Tabeli 1). Tak więc podprogramy generujące tony C, D, E, F, G, A, H, C' różnią się więc tylko ilością "pustych" taktów, uzyskiwanych przez realizację konkretnych rozkazów procesora Z80 (np. rozkaz NOP - trwa 4 takty zegarowe).

Program generujący dowolny ton:

```
POCZ 1:  LD BC, 0000
         NOP
POCZ:    ]  - ilość "pustych" taktów - "pustych" rozkazów
         LD A, (HL)     - do akumulatora bajt pierwszej próbki
         OUT 00, A      - wyślij go do portu A
         INR L          - zwiększ rejestr L o jeden (adres następnego bajtu)
         CP 10          - czy wygenerowano 10 bajtów (pełną sinusoidę?)
         JNZ POCZ 1     - jeśli nie to skocz do POCZ 1
         EI             - odblokowanie przerwań INT
         LD HL, 0200    - jeśli tak to do pary HL adres tablicy kolejnych bajtów skwantowanej sinusoidy
         JMP POCZ       - skocz do etykiety POCZ.
```


mgr inż. D.Bieńkowski

Wykorzystanie idealnego przetwornika I/U jako fotometru

Na Rys.1 przedstawiony jest schemat takiego przetwornika prądu na napięcie. W układzie tym potencjał wejścia podtrzymywany jest ściśle na poziomie potencjału ziemi. Wejście odwracające posiada quasi zero; tak jak fotodioda może wytwarzać potencjał równy najwyżej kilku dziesiątkom wolta. Układ ten zapewnia przetworzenie prądu na napięcie w stosunku 1V na 1 µA prądu wejściowego.

Na Rys.2 przedstawiony jest schemat prostego fotometru. Rezystor R1 eliminuje wpływ wejściowego prądu początkowego. Rezystor R2 ustala współczynnik przenoszenia równy stosunkowi 1V napięcia wyjściowego do 1 µA prądu wejściowego. Rezystor R3 służy do regulacji wejściowego napięcia przesunięcia.

Układ może być zasilany z akumulatorów. Układ będzie lepiej pracował przy małym poziomie światła jeśli wykorzystać włączenie fotodiody jak na Rys.3.




Rys.1 Schemat przetwornika I/U.

mgr inż. Zbigniew Pędzik


Opracowano na podstawie:

Paul Horowitz Winfield Hill "The aut of electronics" 1980

Z. Kulka M. Nadachowski "Wzmacniacze operacyjne i ich zastosowania" WTN W-wa 1982



Rys.2 Schemat fotometru.



Rys.3 Układ pracujący przy małym nat. światła

Układ do pomiaru małych rezystancji

Większość popularnych przenośnych multimetrów cyfrowych (3,5 cyfry) posiada najniższy zakres pomiaru rezystancji 199,9 Ω. Pomiar małych wartości rezystancji (rzędu 1 Ω) będzie obarczony dużym błędem. Przedstawiony poniżej układ [1] jest próbą rozwiązania tego problemu. Umożliwia uzyskanie "zakresu" 1,999 Ω. Wartość rezystancji jest mierzona na zakresie 2V DC (1,999 V). Układ (rys.1) zbudowany jest w oparciu o popularny (także u nas) poczwórny wzmacniacz operacyjny TL 084 firmy Texas Instruments. Wzmacniacz A tworzy generator przebiegu prostokątnego o częstotliwości ok.300 Hz i współczynniku wypełnienia 50%. Dioda Zenera D1 jest tak dobrana, aby uzyskać przebieg prostokątny o wartości ok.6 Vp-p. Rx jest rezystorem mierzonym. Wzmacniacz operacyjny B tworzy zmiennoprądowy wzmacniacz o wzmocnieniu 10 (-R8/R7). Wzmacniacz operacyjny C tworzy tzw. prostownik idealny o wzmocnieniu 10 (1+R11/R10). Wzmacniacz D tworzy wzmacniacz prądu stałego o wzmocnieniu 1+R13/R12. Elementy R14, C3 to wyjściowy filtr dolnoprzepustowy. Rezystor Ra (0,5Ω) dostarcza sygnał odniesienia dla wzmacniaczy. Gdy Rx=0, Ra wystawia sygnał 1mVp-p na wejście wzmacniacza B. Gdyby Ra=0, to dla bardzo małej wartości Rx szumy wzmacniacza B mogłyby zamaskować słaby sygnał wejściowy. Potencjometrem montażowym R15 ustawiamy 0V na wyjściu gdy Rx=0 (zwarte zaciski pomiarowe Rx) kompensując w ten sposób błąd wprowadzany przez Ra. Potencjometrem montażowym R12 skalujemy układ (najlepiej posługując się rezystorem Rx o dokładnie znanej wartości, zbliżonej do końca zakresu, np. 1,8Ω) tak, aby uzyskać 1Ω/1V. Wówczas dołączony na wyjściu woltomierz cyfrowy o zakresie 1,999 V umożliwi pomiar rezystancji w zakresie 1,999 Ω. Kondensatory sprzęgające C2 i C3 powinny być dobrej jakości, najlepiej tantalowe.

Leszek Madeja


Opracowano na podstawie:

"Electronic Design" nr 18/1991

LITERATURA:

[1] Yongping Xia "AC Scheme Measures Low Resistances", "Electronic Design" No 18/1991

[2] M.Nadachowski,Z.Kulka "Analogowe Układy Scalone", WKiŁ Warszawa 1983



Rys.1 Schemat ideowy układu do pomiaru małych rezystancji

Errata

W numerze 2/92 "Nowego Elektronika" w artykule "Charakterystyka układu CD4046B oraz jego zastosowanie cz. 1" z winy redakcji wystąpił błąd w opisach rysunków. I tak: rysunki od 2 do 13 (str.20 i 22) są opisane w takście jako rys. 4 do 15. Tekst artykułu zawierał też opis rysunków zamieszczonych w niniejszym numerze, i tu także wystąpiła zmiana numeracji rysunków. Rysunki opisane jako Rys. 16 do 18 są faktycznie przedstawione jako 14 do 16.

Za błąd wynikły z naszej winy Czytelników oraz Autora opracowania serdecznie przepraszamy.

Redakcja

Optyczna sygnalizacja stanu telefonicznej linii abonenckiej


Stan linii telefonicznej może wskazywać dioda świecąca wykorzystana w układzie pokazanym na Rys.1. Dioda nie świeci, jeżeli nikt nie korzysta z telefonu, pulsuje gdy telefon dzwoni oraz świeci ciągle, gdy słuchawka jest zdjęta z widełek.

Układ zawiera oscylator pracujący ciągle, elementy logiczne oraz sprzężenie optyczne, które odwraca napięcie na linii telefonicznej. Jeżeli napięcie to jest zmienne, układ łączy oscylator z diodą świecącą LED powodując jej świecenie. Niskie stałe napięcie zarówno niezmienne jak i pulsujące powoduje świecenie diody, a wysokie jej wyłączenie.


Charakterystykę pracy układu przedstawia tabela 1.

Tak jak widać na schemacie sygnał z izolowanego optycznie wyjścia pojawia się na integratorze (układ całkujący) i układzie różniczkującym.


Układ całkujący filtruje impulsy dzwonienia i wybierania numeru dając wyjściową zależność od stanu ustalonego linii telefonicznej. Układ różniczkujący wychwytuje impulsy. Kiedy słuchawka jest zawieszona Inwerter I1 ma "0" na wejściu i "1" na wyjściu, bramka G1 jest nieaktywna i nie może uruchomić tranzystora, a tym samym i diody LED. Kiedy telefon dzwoni wysokie stałe napięcie z I1 i wysoki stan na wyjściu układu różniczkującego uaktywnia G2, rozładowuje się kondensator "one-shot" i w stanie czynnym jest G3. Tak więc wyjście oscylatora jest podłączone do G1 powodując świecenie diody LED. Świeci ona, podczas powolnego ładowania się kondensatora 0.47 µF, pomiędzy dzwonieniami i przez 5s po skończeniu dzwonienia. Kiedy słuchawka jest zdjęta z widełek I1 ma stan wysoki na wejściu i niski na wyjściu, więc G1 jest w stanie załączyć tranzystor i spowodować świecenie diody. Chwilowe wysokie napięcie pulsujące występujące podczas wykręcania numeru jest stłumione przez układ całkujący, więc G2 jest w stanie biernym. 100 woltowy zmienny sygnał dzwonienia mógłby spowodować nadmierne napięcie wsteczne diody świecącej w układzie optycznym, w związku z tym wejście tego układu jest zbocznikowane przy pomocy zabezpieczających diod 1N4154. Ponieważ "flash" oscylator pracuje ciągle, może



Rys.2 Schemat połączeń pojedynczego inwertera układu CD 4009.



Rys.3 Topografia wyprowadzeń



Tab.1.

Stan telefonu	Napiecie na linii [V]	poziom wyjscia optoizol	stan LEO
sluch. na widelk.	50 DC (48)	niski	nie swieci
dzwonien.	100 AC (75)	pulsuje	pulsuje
sluchaw. zdjeta z widelek	6-8 DC (10-16)	wysoki	swiaci
wybieran. numeru	6-50 OC (10-48)	pulsujs	pulsuje

Uwaga: Wartości podane w nawiasach odnoszą się do warunków polskich.

Rys. 1 Schemat ideowy sygnalizatora stanu telefonicznej linii abonenckiej

być połączony z bramką G3 związaną z różną liczbą linii telefonicznych i LED-ów. W biurze autora tego projektu jeden oscylator był wykorzystany do dziesięciu telefonów.

Układ ten zawiera zwykłe układy CMOS i pracuje przy napięciu zasilania z przedziału od 5V do 10V. Pojedyncze źródło zasilania może obsługiwać wszystkie linie telefoniczne. Sygnały pojawiające się na wyjściach układu różniczkującego i całkującego mogą być wykorzystane w inny sposób niż do świecenia diody LED. Może to być na przykład odtworzenie nagranej wiadomości kiedy dzwoni telefon lub uruchomienie zegara, gdy korzysta się z telefonu.

Układ ten nie pobiera znacznego prądu i nie wnosi napięć do linii, ponieważ sprzężenie jest optyczne. Niemniej jednak zainstalowanie tego układu musi być wpierw skonsultowane z wydziałem telekomunikacji. Elementy zastosowane w układzie można zastąpić elementami produkcji krajowej z zachowaniem odpowiednich parametrów.

Witold Dąbrowski

Opracowano na podstawie: "Design Techniques for Electronics Engineers"

Przyszłość elektroniki - nadprzewodniki wysokotemperaturowe

Przy współpracy Sandia National Laboratories oraz University of Visconsin powstał nadprzewodzący tranzystor wykorzystujący w swej strukturze nadprzewodniki wysokotemperaturowe.

Tranzystor nazwany został SFFT (Superconducting Flux Flow Transistor). Może być uważany za nadprzewodzący odpowiednik tranzystora z efektem polowym (FET), który jest najbardziej popularny na całym świecie. Tranzystor ten jest elementem czynnym. Posiada określone wzmocnienie. Jest pierwszym tranzystorem zbudowanym wyłącznie z materiałów nadprzewodzących. Urządzenia zawierające tranzystor tego typu mogą pracować w temperaturze powyżej 77°K (temperatura ciekłego azotu). Ciekły azot jest szeroko rozpowszechnioną i niezbyt drogą substancją chłodzącą.

W tranzystorze typu FET prąd wyjściowy jest sterowany zmianami napięcia wejściowego, w SFFT napięcie wyjściowe jest sterowane zmiennym prądem wejściowym. Działając jak bramka, prąd w granicy kontrolnej zmienia pole magnetyczne aktywnego obszaru tranzystora, które moduluje napięcie wyjściowe i może poprawić wzmocnienie przy bardzo wysokich częstotliwościach (mikrofale). Naukowcy połączyli ten tranzystor z mikrofalowymi elementami pasywnymi w rzeczywistym układzie, reprezentującym podstawowe elementy elektronicznej komunikacji i technologii przetwarzania sygnałów, zawierającym wzmacniacze, oscylatory, przesuwniki fazowe i mieszacze. Mikrofalowy wzmacniacz zbudowany z tranzystorów SFFT pokazywał wzmocnienie 10dB przy 4GHz. SFFT są używane również do budowy mieszaczy - urządzeń mieszających razem dwie częstotliwości, aby wytworzyć różnicową częstotliwość wyjściową. Mogą one pracować aż do 35GHz. Tranzystory SFFT można potraktować jako interfejs pomiędzy konwencjonalną elektroniką nadprzewodników niskotemperaturowych, a elektroniką półprzewodników.

Tranzystor SFFT ma niską impedancję wejściową i umiarkowanie wysoką impedancję wyjściową co pozwala na potraktowanie go jako aktywne ogniwo pomiędzy układami nadprzewodnikowymi i półprzewodnikowymi. W eksperymencie przeprowadzonym w Sandia National Laboratories złącze Josephson'a steruje wejściem SFFT, które następnie steruje bramką tranzystora polowego. Aktualne badania koncentrują się na rozwoju technologii wokół SFFT, która zawierałaby pasywne i aktywne elementy w całej rodzinie zastosowań.

Proces wytwarzania elementów zawierających nadprzewodniki wysokotemperaturowe rozwinięty przez naukowców z Bellcore, mógłby pomóc w tworzeniu drogi do super szybkich przełączników telekomunikacyjnych i komputerowych układów mocy.

Technika demonstruje możliwości układania nadzwyczaj cienkich warstw nadprzewodników i materiałów nieprzewodzących poprzez ustawienie w szeregu atomów w precyzyjny i określony sposób, co ogromnie poprawia krytyczne połączenia elektryczne między warstwami. Według naukowców z Bellcore klucz do przełomu leży w ich sukcesie polegającym na pionowym ustawieniu związków molekularnych wewnątrz każdej warstwy i uszeregowaniu ich w sposób end-to-end. Umieszczenie warstw prostopadle do powierzchni chipa pozwala na najlepszy przepływ "prądu nadprzewodzącego" poprzez różne warstwy. W większości konwencjonalnych elementów nadprzewodnikowych płaszczyzny leżą płasko i są ułożone w horyzontalne stosy. W rezultacie złącze Josephsona - "serce" elektroniki nadprzewodnikowej - cierpi z powodu dwóch wad: połączenia między warstwami pojawiają się rzadko oraz jest niewielka kontrola umiejscowienia się takiego złącza w chipie. Powoduje to, że chwilowo nie ma możliwości wykorzystania ich w układach wymagających precyzyjnej kontroli własności elektrycznych.

Technika stosowana w Bellcore pokazuje możliwość większej kontroli złącz Josephson'a z możliwością wykorzystania w układach scalonych.

Następnym krokiem będzie poprawienie właściwości prototypowych urządzeń podczas odkrywania zasad - fizyki, które rządzą zachowaniem się złącz powstałych z nowych nadprzewodników.

mgr inż Jolanta Dąbrowska

Opracowano na podstawie:

Radio Electronics November 1991

Radio Electronics August 1991